-
1
-
2
-
3
-
4
Capacitorless 2T-DRAM for Higher Retention Time and Sense Margin
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
5
-
6
1T-DRAM With Shell-Doped Architecture
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
7
Implementation of Boolean Logic Functions Through Double Gate FD-SOI MOSFET
Veröffentlicht in IEEE access
VolltextArtikel -
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
High Retention With -Oxide- Junctionless Architecture for 1T DRAM
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
18
-
19