-
1
A Low-Power Digital DLL-Based Clock Generator in Open-Loop Mode
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
2
-
3
Jitter Characteristic in Charge Recovery Resonant Clock Distribution
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
4
A sub-130-nm conditional keeper technique
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
5
-
6
A 130-nm 6-GHz 256 × 32 bit leakage-tolerant register file
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20