-
1
A Novel Net Weighting Algorithm for Power and Timing-Driven Placement
Veröffentlicht in VLSI design (Yverdon, Switzerland)
VolltextArtikel -
2
-
3
-
4
-
5
-
6
Power-aware hold optimization for ASIC physical synthesis
Veröffentlicht in Integration (Amsterdam)
VolltextArtikel -
7
-
8
-
9
-
10
Power aware setup timing optimization in physical design of ASICs
Veröffentlicht in Microelectronics
VolltextArtikel -
11
-
12
Physical Design Automation of Complex ASICs
Veröffentlicht in International journal of computer science issues
VolltextArtikel -
13
-
14
-
15
-
16
-
17
-
18
Self-Partial and Dynamic Reconfiguration Implementation for AES using FPGA
Veröffentlicht in arXiv.org
VolltextArtikel