Suchergebnisse - ABHIJITH ARAKALI

1

Low-Power Supply-Regulation Techniques for Ring Oscillators in Phase-Locked Loops Using a Split-Tuned Architecture von Arakali, A., Gondi, S., Hanumolu, P.K.

Veröffentlicht in IEEE journal of solid-state circuits

Volltext
Artikel

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
2

Analysis and Design Techniques for Supply-Noise Mitigation in Phase-Locked Loops von Arakali, Abhijith, Gondi, Srikanth, Hanumolu, Pavan Kumar

Veröffentlicht in IEEE transactions on circuits and systems. I, Regular papers

Volltext
Artikel

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
3

Low-Power Supply-Regulation Techniques for Ring Oscillators in Phase-Locked Loops Using a Split-Tuned Architecture: SPECIAL ISSUE ON THE 2008 IEEE CUSTOM INTEGRATED CIRCUITS CONFER... von ARAKALI, Abhijith, GONDI, Srikanth, KUMAR HANUMOLU, Pavan

Veröffentlicht in IEEE journal of solid-state circuits

Volltext
Artikel

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
4

A 0.5-to-2.5GHz supply-regulated PLL with noise sensitivity of −28dB von Arakali, A., Gondi, S., Hanumolu, P.K.

Volltext
Tagungsbericht

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
5

Supply-noise mitigation techniques in phase-locked loops von Arakali, A., Talebbeydokthi, N., Gondi, S., Kumar Hanumolu, P.

Volltext
Tagungsbericht

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
6

Comparator with reduced power consumption von ARAKALI ABHIJITH, SETH SUMANTRA

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
7

Comparator with reduced power consumption von Seth, Sumantra, Arakali, Abhijith

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
8

COMPARATOR WITH REDUCED POWER CONSUMPTION von ARAKALI ABHIJITH, SETH SUMANTRA

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
9

Biasing scheme for low-voltage MOS cascode current mirrors von Arakali, Abhijith, Rafeeque, Sunil

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
10

Biasing scheme for low-voltage MOS cascode current mirrors von RAFEEQUE SUNIL, ARAKALI ABHIJITH

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
11

Biasing Scheme for Low-Voltage MOS Cascode Current Mirrors von RAFEEQUE SUNIL, ARAKALI ABHIJITH

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
12

Architecture for VBUS pulsing in UDSM processes von ABHIJITH ARAKALI, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY CHINMOY, SETH SUMANTRA

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
13

ARCHITECTURE FOR VBUS PULSING IN UDSM PROCESSES von ABHIJITH ARAKALI, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY CHINMOY, SETH SUMANTRA

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
14

Architecture for VBUS pulsing in UDSM processes von ARAKALI ABHIJITH, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY, SETH SUMANTRA

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
15

ARCHITECTURE FOR VBUS PULSING IN UDSM PROCESSES von ARAKALI ABHIJITH, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY, SETH SUMANTRA

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:

Low-Power Supply-Regulation Techniques for Ring Oscillators in Phase-Locked Loops Using a Split-Tuned Architecture von Arakali, A., Gondi, S., Hanumolu, P.K.

Analysis and Design Techniques for Supply-Noise Mitigation in Phase-Locked Loops von Arakali, Abhijith, Gondi, Srikanth, Hanumolu, Pavan Kumar

Low-Power Supply-Regulation Techniques for Ring Oscillators in Phase-Locked Loops Using a Split-Tuned Architecture: SPECIAL ISSUE ON THE 2008 IEEE CUSTOM INTEGRATED CIRCUITS CONFER... von ARAKALI, Abhijith, GONDI, Srikanth, KUMAR HANUMOLU, Pavan

A 0.5-to-2.5GHz supply-regulated PLL with noise sensitivity of −28dB von Arakali, A., Gondi, S., Hanumolu, P.K.

Supply-noise mitigation techniques in phase-locked loops von Arakali, A., Talebbeydokthi, N., Gondi, S., Kumar Hanumolu, P.

Comparator with reduced power consumption von ARAKALI ABHIJITH, SETH SUMANTRA

Comparator with reduced power consumption von Seth, Sumantra, Arakali, Abhijith

COMPARATOR WITH REDUCED POWER CONSUMPTION von ARAKALI ABHIJITH, SETH SUMANTRA

Biasing scheme for low-voltage MOS cascode current mirrors von Arakali, Abhijith, Rafeeque, Sunil

Biasing scheme for low-voltage MOS cascode current mirrors von RAFEEQUE SUNIL, ARAKALI ABHIJITH

Biasing Scheme for Low-Voltage MOS Cascode Current Mirrors von RAFEEQUE SUNIL, ARAKALI ABHIJITH

Architecture for VBUS pulsing in UDSM processes von ABHIJITH ARAKALI, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY CHINMOY, SETH SUMANTRA

ARCHITECTURE FOR VBUS PULSING IN UDSM PROCESSES von ABHIJITH ARAKALI, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY CHINMOY, SETH SUMANTRA

Architecture for VBUS pulsing in UDSM processes von ARAKALI ABHIJITH, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY, SETH SUMANTRA

ARCHITECTURE FOR VBUS PULSING IN UDSM PROCESSES von ARAKALI ABHIJITH, SREENATH SOMASUNDER KATTEPURA, CHAKRAVARTY SUJOY, SETH SUMANTRA

Suchwerkzeuge:

Treffer weiter einschränken

Eingrenzen

Format

Zeitschriftentitel

Schlagworte

Erscheinungsjahr

Quelle