-
1
-
2
-
3
A shared synapse architecture for efficient FPGA implementation of autoencoders
Veröffentlicht in PloS one
VolltextArtikel -
4
-
5
-
6
アナログVLSIニューラルネットワークのための Direct Feedback Alignment学習の頑健性評価
Veröffentlicht in 応用物理学会学術講演会講演予稿集
VolltextArtikel -
7
-
8
-
9
-
10
-
11
-
12
3端子アナログメモリ素子としてのFeFETの適用を目指した人工知能ハードウェアモデルと回路アーキテクチャ
Veröffentlicht in 応用物理学会学術講演会講演予稿集
VolltextArtikel -
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20